在高速的设计中，超等 电容器阻抗的婚配 与否关系到信号的质量好坏 。阻抗婚配 的手艺 可以说是富厚多样，可是 在详细 的系统 中怎样才干 竞赛 合理的运用 ，需求 权衡多个方面的成分 。例如huluwa葫芦娃视频APP二维码黄下载在系统 中设计中，许多接纳的都是源段的勾通婚配 。关于 什么情形 下需求 婚配 ，接纳什么方式的婚配 ，为何 接纳这种方式，例如：差分的婚配 少数 接纳终端的婚配 ；时钟接纳源段婚配 ；

1、 串联终端婚配

　　串联终端婚配 的实际 终点 是在信号源端阻抗低于传输线特征阻抗的条件下，在信号的源端和传输线之间串接一个电阻R，使源端的输入 阻抗与传输线的特征阻抗相婚配 ，抑制从负载端反射回来的信号发作 再次反射。串联终端婚配 后的信号传输具有以下特点：

A 因为 串联婚配 电阻的作用，驱动信号撒播 时以其幅度的50％向负载端撒播 ；

B 信号在负载端的反射系数接近 ＋1，是以 反射信号的幅度接近 原始信号幅度的50％。

C 反射信号与源端撒播 的信号叠加，使负载端接遭到 的信号与原始信号的幅度近似相反 ；

D 负载端反射信号向源端撒播 ，抵达 源端后被婚配 电阻吸收；？

E 反射信号抵达 源端后，源端驱动电流降为0，直到下一次信号传输

相对 并联婚配 来说，串联婚配 不要求信号驱动对象 有很大的电流驱动才干 。

　　选择超等 电容器串联终端婚配 电阻值的准绳 很简朴 ，就是要求婚配 电阻值与驱动器的输入 阻抗之和与传输线的特征阻抗相等。理想的信号驱动器的输入 阻抗为零，理想 的驱动器总是有竞赛 小的输入 阻抗，而且在信号的电平发作 转变 时，输入 阻抗能够 分别 。好比电源电压为＋4.5V的CMOS驱动器，在低电往常 典型的输入 阻抗为37Ω，在高电往常 典型的输入 阻抗为45Ω[4]；TTL驱动器和CMOS驱动一样，其输入 阻抗会随信号的电平巨细转变 而转变 。是以 ，对TTL或CMOS电路来说，不成 能有十分 准确 的婚配 电阻，只能折中思量 。

　　链状拓扑结构 的信号网路不适宜 运用 串联终端婚配 ，一切 的负载必需 接到传输线的最后 。否则，接到传输线中央 的负载接遭到 的波形就会象图3.2.5中C点的电压波形一样。可以看出，有一段时间 负载端信号幅度为原始信号幅度的一半。显然这时间 信号处在约略 逻辑形状 ，信号的噪声容限很低。串联婚配 是最经常 运用 的终端婚配 要领。它的低贱 是功耗小，不会给驱动器带来特另外 直流负载，也不会在信号和地之间引入特另外 阻抗；而且只需求 一个电阻元件。

2、 并联终端婚配

　　并联终端婚配 的实际 终点 是在信号源端阻抗很小的情形 下，经过 增添 并联电阻使负载端输入 阻抗与传输线的特征阻抗相婚配 ，抵达 消弭 负载端反射的目的。完成 方式 分为单电阻和双电阻两种方式 。并联终端婚配 后的信号传输具有以下特点：

A 驱动信号近似以满幅度沿传输线撒播 ；

B 一切 的反射都被婚配 电阻吸收；

C 负载端接遭到 的信号幅度与源端发送的信号幅度近似相反 。

　　在理想 的电路系统 中，芯片的输入 阻抗很高，是以 对单电阻方式 来说，负载端的并联电阻值必需 与传输线的特征阻抗相近或相等。假定传输线的特征阻抗为50Ω，则 R值为50Ω。若是 信号的高电平为5V，则信号的静态电流将抵达 100mA。因为 典型的TTL或CMOS电路的驱动才干 很小，这种单电阻的并联婚配 方式很少泛起在这些电路中。双电阻方式 的并联婚配 ，也被称作戴维南终端婚配 ，要求的电流驱动才干 比单电阻方式 小。这是因为 两电阻的并联值与传输线的特征阻抗相婚配 ，每个电阻都比传输线的特征阻抗大。思量 到芯片的驱动才干 ，两个电阻值的选择必需 遵照 三个准绳 ：

⑴． 两电阻的并联值与传输线的特征阻抗相等；

⑵． 与电源毗邻 的电阻值不行 太小，以免信号为低电往常 驱动电流过大；

⑶． 与地毗邻 的电阻值不行 太小，以免信号为高电往常 驱动电流过大。

　　并联终端婚配 低贱 是简朴 易行；显而易见 的弱点 是会带来直流功耗：单电阻方式的直流功耗与信号的占空比细密 相关？；双电阻方式则无论信号是高电平照旧低电平都有直流功耗。所以 不适用于电池供电系统 等对功耗要求高的系统 。另外，超等 电容器单电阻方式因为 驱动才干 效果 在一样往常 的TTL、CMOS系统 中没有运用 ，而双电阻方式需求 两个元件，这就对PCB的板面积提出了要求，是以 不适适用于高密度印刷电路板。虽然尚有 ：AC终端婚配 ； 基于二极管的电压钳位等婚配 方式。